MARC状态：已编 文献类型：中文图书 浏览次数：82
- 题名/责任者:
- System Verilog硬件设计及建模/(英) Stuart Sutherland, Simon Davidmann, Peter Flake著 何进 ... [等] 译
- 出版发行项:
- 北京:科学出版社,2007
- ISBN及定价:
- 978-7-03-019877-8/CNY45.00
- 载体形态项:
- 352页:图;24cm
- 丛编项:
- 工程技术丛书
- 个人责任者:
- 萨瑟兰 (Sutherland, Stuart) 著
- 个人责任者:
- 戴维曼 (Davidmann, Simon) 著
- 个人责任者:
- 弗拉克 (Flake, Peter) 著
- 个人次要责任者:
- 何进 译
- 学科主题:
- 硬件描述语言, Verilog HDL-程序设计
- 中图法分类号:
- TP312
- 责任者附注:
- 责任者 (Sutherland) 规范汉译姓: 萨瑟兰; 责任者 (Davidmann) 规范汉译姓: 戴维曼; 责任者 (Flake) 规范汉译姓: 弗拉克.
- 书目附注:
- 有书目
全部MARC细节信息>>
密集书库三