中南民族大学图书馆书目检索系统

Online Public Access Catalogue

题名/责任者:

Verilog HDL数字设计与综合:a guide to digital design and synthesis/(美) Samir Palnitkar著 夏宇闻, 胡燕祥, 刁岚松等译

出版发行项:

北京:电子工业出版社,2009

ISBN及定价:

978-7-121-08947-3/CNY32.00

载体形态项:

16, 306页:图;26cm

统一题名:

Verilog HDL: a guide to digital design and synthesis

丛编项:

国外电子与通信教材系列

个人责任者:

帕尔尼卡, (Palnitkar, Samir) 著

个人次要责任者:

夏宇闻 译

个人次要责任者:

胡燕祥 译

个人次要责任者:

刁岚松 译

学科主题:

数字电路-计算机辅助设计-硬件描述语言, VHDL-教材

非控制主题词:

VHDL

中图法分类号:

TP312

中图法分类号:

TN790.2

出版发行附注:

本书中文简体字版专有出版权由Pearson Education (培生教育出版集团) 授予电子工业出版社。

责任者附注:

Samir Palnitkar，毕业于印度理工学院电气工程系，获得学士学位，后来在美国西雅图的华盛顿大学电气工程系获得硕士学位，接着在美国加州圣何塞州立大学获得MBA学位。

责任者附注:

夏宇闻，多年来一直从事数字逻辑和嵌入式系统的设计研究，与国际设计界有密切的技术联系。

书目附注:

有书目

豆瓣简介：