中南民族大学图书馆书目检索系统

Online Public Access Catalogue

题名/责任者:

高速串行收发器原理及芯片设计:基于JESD204B标准/唐枋, 李世平, 陈卓著

出版发行项:

北京:科学出版社,2022

ISBN及定价:

978-7-03-066479-2/CNY89.00

载体形态项:

170页:图;26cm

其它题名:

基于JESD204B标准

个人责任者:

唐枋 著

个人责任者:

李世平 著

个人责任者:

陈卓 著

学科主题:

可编程序逻辑阵列-系统设计

中图法分类号:

TP332.1

提要文摘附注:

本书讲述了最近几年，我国相控阵雷达系统对超高度数据转换器 (ADDA) 芯片提出了明确的需求，为了支撑星载ADDA与FPGA、DSP等算法处理芯片之间的超高速互联，国内许多研究机构都参与到了具有确定性延迟的SerDes接口芯片研制工作中。首先，本书研究JESD204B协议的基本内容，整理其关键技术，分析204B控制器的确定性延迟机制，探讨收发器PHY的系统结构和重要的参数设置。其次，本书分别针对发送端和接收端，详细分析和描述JESD204B控制器的协议与数字电路设计实现。然后，本书基于55nm1p7m_RF工艺，采用数模混合设计完成了JESD204B收发器PHY的电路设计实现，重点详述了发送机中的串行化器和终端检测、接收机的自适应连续时间均衡器、离散时间判决反馈均衡器以及解串器设计。最后，本书介绍了基于混合信号的JESD204B收发器的系统仿真方案和关键仿真结果。

豆瓣简介：