机读格式显示(MARC)
- 000 01604nam0 2200625 450
- 010 __ |a 7-111-15803-2 |d CNY33.00
- 099 __ |a CAL 012005004857
- 100 __ |a 20050113d2005 em y0chiy0121 ea
- 200 1_ |a Verilog HDL设计实践与指导 |A Verilog HDL she ji shi jian yu zhi dao |f 刘秋云, 王佳编著
- 210 __ |a 北京 |c 机械工业出版社 |d 2005
- 215 __ |a 306页 |c 图 |d 26cm
- 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计
- 701 _0 |a 刘秋云 |A liu qiu yun |4 编著
- 701 _0 |a 王佳 |A wang jia |4 编著
- 801 _0 |a CN |b BUPT |c 20050113
- 801 _2 |a CN |b SCNU |c 20050527
- 905 __ |a SCNU |f TP312/0221/ 1
- 999 __ |M zhshl |m 20050527 16:12:44 |G gly |g 20050531 11:31:57
- 907 __ |a SCNU |f TP312/0221/ 1