机读格式显示(MARC)

• 000 01826nlm 2200601 450

• 000 0000374211

• 001 0000303412

• 005 20081205160510.0

• 010 __ |a 978-7-118-05277-0 |d 附书

• 100 __ |a 20081205d2007 ekmy0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 106 __ |a i

• 135 __ |a b

• 200 1_ |a 基于Verilog HDL的数字系统应用设计 |A ji yuV erilog HDL de shu zi xi tong ying yong she ji |f 王钿, 卓兴旺编著

• 205 __ |a 第2版

• 210 __ |a 北京 |c 国防工业出版社 |d 2007

• 215 __ |a 1计算机光盘(CD-ROM) |d 12cm

• 225 2_ |a 21世纪高等院校规划教材 |A 21 shi ji gao deng yuan xiao gui hua jiao cai

• 225 2_ |a 可编程逻辑器件快速进阶丛书 |A ke bian cheng luo ji qi jian kuai su jin jie cong shu

• 230 __ |a 计算机程序

• 300 __ |a 同名图书所附光盘

• 304 __ |a 正题名取自光盘表面

• 333 __ |a 高等学校相关专业师生

• 410 _0 |1 2001 |a 可编程逻辑器件快速进阶丛书

• 410 _0 |1 2001 |a 21世纪高等院校规划教材

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计

• 606 0_ |a 数字系统 |A shu zi xi tong |x 系统设计

• 610 0_ |a VHDL |A VHDL

• 690 __ |a TP312 |v 4

• 701 _0 |a 卓兴旺 |A zhuo xing wang |4 编著

• 701 _0 |a 王钿 |A wang dian |4 编著

• 801 _0 |a CN |b SCNU |c 20081205

• 905 __ |a SCNU |f Y/TP312/1086/ 2-2

• 907 __ |a SCNU |f SC/TP312/1086/ 2-2

• 920 __ |a 232010 |z 1

• 920 __ |a 232020 |z 1

• 920 __ |a 242030 |z 1

• 920 __ |a 244020 |z 1

• 920 __ |a 211260 |z 1

• 920 __ |a 211030 |z 1

• 920 __ |a 222010 |z 1

• 920 __ |a 233020 |z 1

• 920 __ |a F44010 |z 1

• 920 __ |a 211090 |z 1

• 920 __ |a 244050 |z 1

• 920 __ |a 211070 |z 1

• 920 __ |a 242150 |z 1

• 920 __ |a 211060 |z 1

• 920 __ |a 261030 |z 1

• 920 __ |a 242020 |z 1

• 991 __ |a 612008001186

• 999 __ |t C |A zxq2 |a 20081205 16:02:23 |M zxq2 |m 20081205 16:05:10 |G zxq2 |g 20081217 08:35:3