机读格式显示(MARC)

• 000 01189nlm 2200373 450

• 000 0000377667

• 001 0000306468

• 005 20090224093311.0

• 010 __ |a 978-7-115-17632-5

• 010 __ |a 978-7-89479-007-1 |d 附书

• 100 __ |a 20090111d2008 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 106 __ |a i

• 135 __ |a b

• 200 1_ |a Verilog HDL程序设计实例详解 |A Verilog HDL cheng xu she ji shi li xiang jie |b 电子资源

• 210 __ |a 北京 |c 人民邮电出版社 |c 人民邮电音像电子出版社 |d 2008

• 215 __ |a 1计算机光盘(CD-ROM) |d 12cm

• 225 2_ |a EDA技术实用丛书 |A EDA ji shu shi yong cong shu

• 230 __ |a 计算机程序

• 300 __ |a 同名图书所附光盘

• 304 __ |a 正题名取自光盘表面

• 314 __ |a 责任者取自同名图书

• 410 _0 |1 2001 |a EDA技术实用丛书

• 606 0_ |a VHDL语言 |A vhdl yu yan |x 程序设计

• 690 __ |a TP312 |v 4

• 701 _0 |a 杨金岩 |A yang jin yan |4 编著

• 701 _0 |a 葛爱学 |A ge ai xue |4 编著

• 701 _0 |a 张延伟 |A zhang yan wei |4 编著

• 801 _0 |a CN |b SCNU |c 20090224

• 905 __ |a SCNU |f Y/TP312/1212/ 3

• 907 __ |a SCNU |f SC/TP312/1212/ 3

• 991 __ |a 612009000032

• 999 __ |t C |A zxq2 |a 20090111 09:21:05 |M zxq2 |m 20090224 09:33:11 |G zxq2 |g 20090224 09:33:3