机读格式显示(MARC)

• 000 01444nlm 2200361 450

• 000 0000311929

• 001 0000252585

• 010 __ |a 7-302-13441-3

• 010 __ |a 7-89486-065-4 |d 附书

• 100 __ |a 20061218d2006 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 106 __ |a i

• 135 __ |a d

• 200 1_ |a System Verilog Assertions应用指南 |A System Verilog Assertions ying yong zhi nan |b 电子资源 |d = Practical guide for system Verilog assertions |f (美) Srikanth Vijayaraghavan, Meyyappan Ramanathan编著 |g 陈俊杰等译 |z eng

• 210 __ |a 北京 |c 清华大学出版社 |d 2006

• 215 __ |a 1计算机光盘(CD-ROM) |d 12cm

• 225 2_ |a 国外电子信息经典教材 |A guo wai dian zi xin xi jing dian jiao cai

• 230 __ |a 计算机数据

• 300 __ |a 同名图书所附光盘

• 304 __ |a 正题名取自光盘表面

• 314 __ |a 责任者 (Ramanathan) 规范汉译姓: 拉马纳坦.

• 500 10 |a Practical guide for system Verilog assertions |m Chinese

• 606 0_ |a 集成电路 |A ji cheng dian lu |x 芯片 |x 计算机辅助设计 |x 硬件描述语言, Verilog

• 690 __ |a TN431.202 |v 4

• 701 _1 |a 拉马纳坦 |A la ma na tan |g (Ramanathan, Meyyappan) |4 编著

• 701 _1 |a 维加亚拉哈文 |A wei jia ya la ha wen |g (Vijayaraghavan, Srikanth) |4 编著

• 702 _0 |a 陈俊杰 |A chen jun jie |4 翻译

• 801 _0 |a CN |b SCNU |c 20061229

• 905 __ |a SCNU |f Y/TN431.202/5490

• 907 __ |a SCNU |f SC/TN431.202/5490

• 991 __ |a 612006002335

• 999 __ |t A |A luol2 |a 20061218 11:16:43 |M luol2 |m 20061229 14:48:26 |G luol2 |g 20061229 14:48:3