机读格式显示(MARC)

• 000 01804nam0 2200649 450

• 001 0000194318

• 005 20050914165452.0

• 010 __ |a 7-115-13204-6 |d CNY36.00

• 099 __ |a CAL 012005049353

• 100 __ |a 20050412d2005 em y0chiy0121 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL程序设计与应用 |A verilog hdl cheng xu she ji yu ying yong |f 王伟编著

• 210 __ |a 北京 |c 人民邮电出版社 |d 2005

• 215 __ |a 350页 |c 图 |d 26cm

• 320 __ |a 有书目 (第350页)

• 330 __ |a 本书分3部分，第1部分是语法部分，详细讲解Verilog HDL语法知识的基本应用；第2部分是实例部分，第三部分是系统设计实战，展示了一个小型系统的详细设计流程。

• 333 __ |a 相关工作工程技术人员以及大专院校相关专业师生

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计

• 606 0_ |a VHDL |A VHDL

• 690 __ |a TP312 |v 4

• 701 _0 |a 王伟 |A wang wei |4 编著

• 801 _0 |a CN |b XHSD |c 20050412

• 801 _2 |a CN |b SCNU |c 20050914

• 905 __ |a SCNU |f TP312/1025

• 920 __ |a 211050 |z 1

• 920 __ |a 211060 |z 1

• 920 __ |a 221020 |z 1

• 920 __ |a 232020 |z 1

• 920 __ |a 211090 |z 1

• 920 __ |a 261030 |z 1

• 920 __ |a 231030 |z 1

• 920 __ |a 242170 |z 1

• 920 __ |a 241061 |z 1

• 920 __ |a 236010 |z 1

• 920 __ |a 241420 |z 1

• 920 __ |a 242120 |z 1

• 920 __ |a 245010 |z 1

• 920 __ |a 231220 |z 1

• 920 __ |a 242020 |z 1

• 920 __ |a 212020 |z 1

• 920 __ |a 241010 |z 1

• 920 __ |a 244010 |z 1

• 920 __ |a 221120 |z 1

• 920 __ |a 231010 |z 1

• 920 __ |a 243325 |z 1

• 920 __ |a 244050 |z 1

• 920 __ |a 231400 |z 1

• 920 __ |a 232010 |z 1

• 920 __ |a 212010 |z 1

• 998 __ |a BJP

• 999 __ |M chqy |m 20050914 16:54:52 |G zhx |g 20050919 10:54:55

• 000 0000239555

• 991 __ |a 012005020954

• 907 __ |a SCNU |f TP312/1025