机读格式显示(MARC)

• 000 02007nam 2200553 450

• 001 0000271723

• 005 20071226154428.0

• 010 __ |a 978-7-121-04767-1 |d CNY29.00 (含光盘)

• 010 __ |a 978-7-89485-356-1 |b 光盘

• 099 __ |a CAL 012007107325

• 100 __ |a 20070918d2007 em y0chiy50 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a Verilog数字系统设计 |A Verilog shu zi xi tong she ji |e RTL综合、测试平台与验证 |d = Verilog digital system design |e register transfer level synthesis, testbench, and verification |f (美) Zainalabedin Navabi著 |g 李广军 ... 等译 |z eng

• 210 __ |a 北京 |c 电子工业出版社 |d 2007

• 215 __ |a 274页 |c 图 |d 26cm |e 光盘1片

• 225 2_ |a 国外电子与通信教材系列 |A guo wai dian zi yu tong xin jiao cai xi lie

• 305 __ |a 据美国麦格劳-希尔教育出版公司2006年英文版第2版译出

• 306 __ |a 由电子工业出版社和美国麦格劳-希尔教育(亚洲)出版公司合作出版

• 314 __ |a 责任者汉译姓取自在版编目: 纳瓦毕

• 410 _0 |1 2001 |a 国外电子与通信教材系列

• 500 10 |a Verilog digital system design : register transfer level synthesis, testbench, and verification |m Chinese

• 517 1_ |a RTL综合测试平台与验证 |A RTL zong he ce shi ping tai yu yan zheng

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计

• 606 0_ |a 数字系统 |A shu zi xi tong |x 系统设计

• 690 __ |a TP312 |v 4

• 701 _1 |a 纳瓦毕, |A na wa bi |g (Navabi, Zainalabedin) |4 著

• 702 _0 |a 李广军 |A li guang jun |4 译

• 801 _0 |a CN |b BUPT |c 20070918

• 801 _2 |a CN |b SCNU |c 20071226

• 905 __ |a SCNU |f TP312/8090

• 920 __ |a 211130 |z 1

• 920 __ |a 233020 |z 1

• 920 __ |a 234030 |z 1

• 920 __ |a 232010 |z 1

• 920 __ |a 212010 |z 1

• 920 __ |a 242010 |z 1

• 920 __ |a 242020 |z 1

• 920 __ |a 231220 |z 1

• 920 __ |a 261020 |z 1

• 920 __ |a 242170 |z 1

• 920 __ |a 244020 |z 1

• 998 __ |a BUPT

• 999 __ |M zxq2 |m 20071226 15:44:28 |G zxq2 |g 20071226 15:44:37

• 000 0000336604

• 991 __ |a 012007023909

• 907 __ |a SCNU |f TP312/8090