机读格式显示(MARC)

• 000 01559cam 2200409 450

• 001 0000306028

• 005 20090622155103.0

• 010 __ |a 978-7-81124-248-5 |d CNY39.00

• 099 __ |a CAL 012008166958

• 100 __ |a 20081101d2008 em y0chiy50 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a ak a 001yy

• 106 __ |a r

• 200 1_ |a Verilog HDL入门 |A Verilog HDL ru men |d = A Verilog HDL primer |f (美) J. Bhasker著 |g 夏宇闻, 甘伟译 |z eng

• 210 __ |a 北京 |c 北京航空航天大学出版社 |d 2008

• 215 __ |a 327页 |c 图 |d 23cm

• 225 2_ |a 国外数字系统设计经典教材系列 |A guo wai shu zi xi tong she ji jing dian jiao cai xi lie

• 305 __ |a 据原书第3版译出

• 314 __ |a 责任者汉译姓通译: 贝斯克

• 320 __ |a 有书目 (第315页) 和索引

• 330 __ |a 本书简要介绍了Verilog硬件描述语言的基础知识，包括语言的基本内容和基本结构，以及利用该语言在各种层次上对数字系统的建模方法。书中列举了大量实例，帮助读者掌握语言本身和建模方法，对实际数字系统设计也很有帮助。

• 410 _0 |1 2001 |a 国外数字系统设计经典教材系列

• 500 10 |a Verilog HDL primer |m Chinese

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计

• 690 __ |a TP312 |v 4

• 701 _1 |a 贝斯克 |A ba si ke |g (Bhasker, Jayaram) |4 著

• 702 _0 |a 夏宇闻 |A xia yu wen |4 译

• 702 _0 |a 甘伟 |A gan wei |4 译

• 801 _0 |a CN |b CEPC1 |c 20081101

• 801 _2 |a CN |b PUL |c 20081222

• 801 _2 |a CN |b SCNU |c 20090622

• 905 __ |a SCNU |f TP312/1040/ 14

• 999 __ |M luol |m 20090622 15:51:03 |G luol |g 20090622 15:51:30

• 000 0000377177

• 991 __ |a 012009012281

• 907 __ |a SCNU |f TP312/1040/ 14