机读格式显示(MARC)

• 000 01815nam 2200433 450

• 001 0000329360

• 005 20100322093904.0

• 010 __ |a 978-7-121-08947-3 |d CNY32.00

• 099 __ |a CAL 012009113269

• 100 __ |a 20090714d2009 ekmy0chiy50 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL数字设计与综合 |A Verilog HDL shu zi she ji yu zong he |d = Verilog HDL |e a guide to digital design and synthesis |f (美) Samir Palnitkar著 |g 夏宇闻, 胡燕祥, 刁岚松等译 |z eng

• 210 __ |a 北京 |c 电子工业出版社 |d 2009

• 215 __ |a 16, 306页 |c 图 |d 26cm

• 225 2_ |a 国外电子与通信教材系列 |A guo wai dian zi yu tong xin jiao cai xi lie

• 306 __ |a 本书中文简体字版专有出版权由Pearson Education (培生教育出版集团) 授予电子工业出版社。

• 314 __ |a Samir Palnitkar，毕业于印度理工学院电气工程系，获得学士学位，后来在美国西雅图的华盛顿大学电气工程系获得硕士学位，接着在美国加州圣何塞州立大学获得MBA学位。

• 314 __ |a 夏宇闻，多年来一直从事数字逻辑和嵌入式系统的设计研究，与国际设计界有密切的技术联系。

• 320 __ |a 有书目

• 410 _0 |1 2001 |a 国外电子与通信教材系列

• 500 10 |a Verilog HDL: a guide to digital design and synthesis |m Chinese

• 606 0_ |a 数字电路 |A shu zi dian lu |x 计算机辅助设计 |x 硬件描述语言, VHDL |j 教材

• 610 0_ |a VHDL |A VHDL

• 690 __ |a TP312 |v 4

• 690 __ |a TN790.2 |v 4

• 701 _1 |a 帕尔尼卡, |A pa er ni ka |g (Palnitkar, Samir) |4 著

• 702 _0 |a 夏宇闻 |A xia yu wen |4 译

• 702 _0 |a 胡燕祥 |A hu yan xiang |4 译

• 702 _0 |a 刁岚松 |A diao lan song |4 译

• 801 _0 |a CN |b 北京图书大厦有限责任公司 |c 20090714

• 801 _2 |a CN |b SCNU |c 20100322

• 905 __ |a SCNU |f TP312/1090/ 4

• 999 __ |M yinj |m 20100322 09:39:04 |G yinj |g 20100322 09:39:33

• 000 0000405079

• 991 __ |a 012010005114

• 907 __ |a SCNU |f TP312/1090/ 4