机读格式显示(MARC)

• 000 01312nlm 2200409 450

• 000 0000364410

• 001 0000294872

• 005 20080831172224.0

• 010 __ |a 978-7-111-22182-1

• 010 __ |a 978-7-89482-303-8 |d 附书

• 100 __ |a 20080831d2008 em y0chiy50 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 106 __ |a i

• 135 __ |a b

• 200 1_ |a 数字逻辑基础与Verilog设计 |A shu zi luo ji ji chu yu Verilog she ji |b 电子资源

• 210 __ |a 北京 |c 机械工业出版社 |d 2008

• 215 __ |a 1计算机光盘(CD-ROM) |d 12cm

• 225 2_ |a 电子与电气工程丛书 |A dian zi yu dian qi gong cheng cong shu

• 230 __ |a 计算机程序

• 300 __ |a 同名图书所附光盘

• 304 __ |a 正题名取自题名屏幕

• 314 __ |a 责任者取自同名图书

• 410 _0 |1 2001 |a 电子与电气工程丛书

• 606 0_ |a VHDL语言 |A vhdl yu yan |x 程序设计

• 606 0_ |a 数字逻辑 |A shu zi luo ji |x 逻辑系统

• 690 __ |a TP312 |v 4

• 690 __ |a TP302.2 |v 4

• 701 _1 |a 弗拉内希奇 |A fu la nei xi qi |g (Vranesic, Zvonko) |4 著

• 701 _1 |a 布朗 |A bu lang |g (Brown, Stephen) |4 著

• 702 _0 |a 夏宇闻 |A xia yu wen |4 译

• 801 _0 |a CN |b SCNU |c 20080831

• 905 __ |a SCNU |f Y/TP302.2/1790/ 2

• 907 __ |a SCNU |f SC/TP302.2/1790/ 2

• 991 __ |a 612008000644

• 998 __ |a BUPT

• 999 __ |t C |A zxq2 |a 20080831 17:13:46 |M zxq2 |m 20080831 17:22:24 |G zxq2 |g 20080905 10:22:3