机读格式显示(MARC)

• 000 02124nam0 2200673 450

• 001 0000264166

• 005 20071119093521.0

• 010 __ |a 978-7-81124-079-5 |d CNY58.00

• 099 __ |a CAL 012007072130

• 100 __ |a 20070613d2007 km y0chiy50 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a ak z 001yy

• 106 __ |a r

• 200 1_ |a System Verilog验证方法学 |A System Verilog yan zheng fang fa xue |d = Verification methodology manual for system verilog |f Janick Bergeron ... [等] 著 |g 夏宇闻 ... [等] 译 |z eng

• 210 __ |a 北京 |c 北京航空航天大学出版社 |d 2007

• 215 __ |a 467页 |c 图 |d 24cm

• 304 __ |a 题名页题: Janick Bergeron, Eduard Cerny, Alan Hunter, Andrew Nightingale著.

• 305 __ |a 据Synopsys, Inc. & ARM Limited 2006年英文版译出

• 306 __ |a 由美国Synopsys和ARM公司授权北京航空航天大学出版社出版

• 320 __ |a 有索引

• 500 10 |a Verification methodology manual for system verilog |m Chinese

• 606 0_ |a 集成电路 |A ji cheng dian lu |x 芯片 |x 计算机辅助设计

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计

• 690 __ |a TN431.202 |v 4

• 690 __ |a TP312 |v 4

• 701 _1 |a 伯杰龙 |A bo jie long |g (Bergeron, Janick) |4 著

• 701 _1 |a 塞尔尼 |A sai er ni |g (Cerny, Eduard) |4 著

• 701 _1 |a 亨特 |A heng te |g (Hunter, Alan) |4 著

• 702 _0 |a 夏宇闻 |A xia yu wen |4 译

• 801 _0 |a CN |b BUPT |c 20070613

• 801 _2 |a CN |b SCNU |c 20071119

• 905 __ |a SCNU |f TN431.202/1440

• 920 __ |a 211130 |z 1

• 920 __ |a 232010 |z 1

• 920 __ |a 211070 |z 1

• 920 __ |a 211030 |z 1

• 920 __ |a 211060 |z 1

• 920 __ |a 242010 |z 1

• 920 __ |a 235010 |z 1

• 920 __ |a 232020 |z 1

• 920 __ |a 211090 |z 1

• 920 __ |a 222010 |z 1

• 920 __ |a 212010 |z 1

• 920 __ |a 261020 |z 1

• 920 __ |a 212020 |z 1

• 920 __ |a 231030 |z 1

• 920 __ |a 231220 |z 1

• 920 __ |a 261030 |z 1

• 920 __ |a 244020 |z 1

• 920 __ |a 244180 |z 1

• 920 __ |a 233020 |z 1

• 920 __ |a 242030 |z 1

• 920 __ |a 237010 |z 1

• 998 __ |a BUPT

• 999 __ |M jiangy |m 20071119 09:35:21 |G jiangy |g 20071119 09:35:26

• 000 0000327230

• 991 __ |a 012007018743

• 907 __ |a SCNU |f TN431.202/1440