机读格式显示(MARC)
- 010 __ |a 7-115-13500-2 |d CNY45.00 (含光盘)
- 010 __ |a 7-89497-752-7 |b 光盘
- 099 __ |a CAL 012005088335
- 100 __ |a 20050801d2005 em y0chiy0121 ea
- 200 1_ |a Altera FPGA/CPLD设计 |A Altera FPGA/CPLD she ji |i 高级篇 |f 吴继华, 王诚编著
- 210 __ |a 北京 |c 人民邮电出版社 |d 2005
- 215 __ |a 337页 |c 图 |d 26cm |e 光盘2片
- 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian
- 701 _0 |a 吴继华 |A wu ji hua |4 编著
- 701 _0 |a 王诚 |A wang cheng |4 编著
- 801 _0 |a CN |b TL |c 20050801
- 801 _2 |a CN |b BUPT |c 20050829
- 801 _2 |a CN |b SCNU |c 20060313
- 905 __ |a SCNU |f TP332.1/1033/ 2#1
- 999 __ |M gly |m 20060313 16:58:08 |G gly |g 20060314 15:07:51
- 907 __ |a SCNU |f TP332.1/1033/ 2