机读格式显示(MARC)
- 010 __ |a 978-7-121-08292-4 |d CNY29.80
- 099 __ |a CAL 012009081289
- 100 __ |a 20090608d2009 em y0chiy50 ea
- 200 1_ |a Verilog HDL数字系统设计与验证 |A verilog hdl shu zi xi tong she ji yu yan zheng |f 乔庐峰编著
- 210 __ |a 北京 |c 电子工业出版社 |d 2009
- 215 __ |a 255页 |c 图 |d 26cm
- 225 2_ |a 电子信息与电气学科规划教材 |A dian zi xin xi yu dian qi xue ke gui hua jiao cai
- 330 __ |a 本书全面介绍如何使用Verilog HDL进行数字电路设计、仿真和验证。全书共分为Verilog HDL语法基础与基本电路单元设计、系统设计与验证和附录三个组成部分。
- 410 _0 |1 2001 |a 电子信息与电气学科规划教材
- 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计 |x 高等学校 |j 教材
- 610 0_ |a Verilog HDL |A Verilog HDL
- 701 _0 |a 乔庐峰 |A qiao lu feng |4 编著
- 801 _0 |a CN |b DUTL |c 20090608
- 801 _2 |a CN |b SCNU |c 20091028
- 905 __ |a SCNU |f TP312/2002/ 1
- 999 __ |M anning |m 20091028 08:53:35 |G anning |g 20091109 09:09:25
- 907 __ |a SCNU |f TP312/2002/ 1