机读格式显示(MARC)

• 000 01272nlm 2200361 450

• 000 0000379024

• 001 0000307548

• 005 20090218165111.0

• 010 __ |a 978-7-118-05779-9 |d 附书

• 100 __ |a 20090218d2008 ekmy0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 106 __ |a i

• 135 __ |a b

• 200 1_ |a VHDL与Verilog HDL比较学习及建模指导 |A VHDLyu Verilog HDLbi jiao xue xi ji jian mo zhi dao |b 电子资源 |f 郑亚民, 董晓舟编著

• 210 __ |a 北京 |c 国防工业出版社 |d 2008

• 215 __ |a 1计算机光盘(CD-ROM) |d 12cm

• 225 2_ |a 可编程逻辑器件快速进阶丛书 |A ke bian cheng luo ji qi jian kuai su jin jie cong shu

• 230 __ |a 计算机程序

• 300 __ |a 同名图书所附光盘

• 304 __ |a 正题名取自光盘表面

• 333 __ |a 本书可作为高年级本科生和研究生EDA设计方法相关课程的教材

• 410 _0 |1 2001 |a 可编程逻辑器件快速进阶丛书

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计

• 610 0_ |a VHDL |A VHDL |a Verilog HDL |A Verilog HDL

• 690 __ |a TP312 |v 4

• 701 _0 |a 董晓舟 |A dong xiao zhou |4 编著

• 701 _0 |a 郑亚民 |A zheng ya min |4 编著

• 801 _0 |a CN |b SCNU |c 20090218

• 905 __ |a SCNU |f Y/TP312/8717

• 907 __ |a SCNU |f SC/TP312/8717

• 991 __ |a 612009000181

• 999 __ |t C |A zxq2 |a 20090218 16:37:06 |M zxq2 |m 20090218 16:51:11 |G zxq2 |g 20090224 10:44:4