机读格式显示(MARC)

• 000 01380nam 2200301 450

• 001 0000588996

• 005 20170109144500.0

• 010 __ |a 978-7-121-29495-2 |d CNY59.00

• 099 __ |a CAL 012016100259

• 100 __ |a 20160907d2016 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a 基于Xilinx Vivado的数字逻辑实验教程 |A ji yu Xilinx Vivado de shu zi luo ji shi yan jiao cheng |f 廉玉欣 ... [等] 编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2016

• 215 __ |a 361页 |c 图 |d 26cm

• 225 2_ |a EDA精品智汇馆 |A EDA jing pin zhi hui guan

• 330 __ |a 本书以Xilinx公司的Vivado FPGA设计套件为基础，以Xilinx大学计划（Xilinx University Program，XUP）的Artix-7板卡为硬件平台，将数字逻辑设计与硬件描述语言Verilog HDL相结合，循序渐进地介绍了基于Xilinx Vivado的数字逻辑实验的基本过程和方法。本书主要内容包括硬件开发平台介绍、软件平台介绍、FPGA设计实例、组合逻辑电路实验、时序逻辑电路实验、数字逻辑设计和接口实验及数字逻辑综合实验。书中包含大量的设计实例，内容翔实、系统、全面。

• 410 _0 |1 2001 |a EDA精品智汇馆

• 606 0_ |a 现场可编程门阵列 |A xian chang ke bian cheng men zhen lie |x 系统设计 |j 教材

• 606 0_ |a 数字电路 |A shu zi dian lu |x 逻辑设计 |x 实验 |j 教材

• 690 __ |a TP331.2 |v 5

• 690 __ |a TN79-33 |v 5

• 701 _0 |a 廉玉欣 |A lian yu xin |4 编著

• 801 _0 |a CN |b NMU |c 20160907

• 905 __ |a SCNU |f TP331.2/0017

• 920 __ |a 242430 |z 1