机读格式显示(MARC)
- 010 __ |a 978-7-5606-3858-4 |d CNY53.00
- 099 __ |a CAL 012015161998
- 100 __ |a 20151202d2015 em y0chiy50 ea
- 200 1_ |a Verilog HDL数字集成电路高级程序设计 |A Verilog HDLshu zi ji cheng dian lu gao ji cheng xu she ji |f 蔡觉平 ... [等] 编著
- 210 __ |a 西安 |c 西安电子科技大学出版社 |d 2015
- 215 __ |a 464页 |c 图 |d 26cm
- 225 2_ |a 高等学校电子信息类“十三五”规划教材 |A gao deng xue xiao dian zi xin xi lei “shi san wu ”gui hua jiao cai
- 330 __ |a 本书系统地对Verilog HDL程序设计方法进行说明, 明确了数字可综合逻辑设计和测试仿真程序设计在Verilog HDL语言中的不同, 通过对典型的组合逻辑电路、时序逻辑电路、混合电路和测试程序的设计举例, 较为完整地说明了Verilog HDL语言在数字集成电路中的设计方法。
- 333 __ |a 西安电子科技大学研究生精品教材
- 410 _0 |1 2001 |a 高等学校电子信息类“十三五”规划教材
- 510 1_ |a Verilog HDL advanced digital integrated circuit design |z eng
- 606 0_ |a 数字集成电路 |A shu zi ji cheng dian lu |x 电路设计 |x 高等学校 |j 教材
- 606 0_ |a VHDL语言 |A VHDL yu yan |x 程序设计 |x 高等学校 |j 教材
- 701 _0 |a 蔡觉平 |A cai jue ping |4 编著
- 801 _0 |a CN |b 人天书店 |c 20151202
- 905 __ |a SCNU |f TN431.2/4491