机读格式显示(MARC)

• 000 01912nam 2200613 450

• 001 0000181933

• 005 20050331103359.0

• 010 __ |a 7-121-00468-2 |d CNY29.00

• 099 __ |a CAL 012004128415

• 100 __ |a 20041122d2004 em y0chiy0121 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL数字设计与综合 |A Verilog HDL shu zi she ji yu zong he |d = Verilog HDL |e a guide to digital design and synthesis |f (美) Samir Palnitkar著 |g 夏宇闻, 胡燕祥, 刁岚松等译 |z eng

• 210 __ |a 北京 |c 电子工业出版社 |d 2004

• 215 __ |a 306页 |c 图 |d 26cm

• 225 2_ |a 国外电子与通信教材系列 |A guo wai dian zi yu tong xin jiao cai xi lie

• 305 __ |a 据原书2003年英文版第2版译出

• 306 __ |a 由电子工业出版社和Pearson Education培生教育出版亚洲有限公司合作出版

• 320 __ |a 有书目

• 410 _0 |1 2001 |a 国外电子与通信教材系列

• 510 1_ |a Verilog HDL |e a guide to digital design and synthesis |z eng

• 606 0_ |a VHDL语言 |A VHDL yu yan |x 程序设计

• 690 __ |a TP312 |v 4

• 701 _1 |a 帕尔尼卡, |A pa er ni ka |b S. |g (Palnitkar, Samir) |4 著

• 702 _0 |a 夏宇闻 |A xia yu wen |4 译

• 702 _0 |a 胡燕祥 |A hu yan xiang |4 译

• 702 _0 |a 刁岚松 |A diao lan song |4 译

• 801 _0 |a CN |b BUPT |c 20041122

• 801 _2 |a CN |b SCNU |c 20050331

• 905 __ |a SCNU |f TP312/1090/ 1

• 920 __ |a 211130 |z 1

• 920 __ |a 241061 |z 1

• 920 __ |a 211050 |z 1

• 920 __ |a 232020 |z 1

• 920 __ |a 212020 |z 1

• 920 __ |a 232010 |z 1

• 920 __ |a 211060 |z 1

• 920 __ |a 235010 |z 1

• 920 __ |a 231010 |z 1

• 920 __ |a 251030 |z 1

• 920 __ |a 244010 |z 1

• 920 __ |a 237010 |z 1

• 920 __ |a 231030 |z 1

• 920 __ |a 211090 |z 1

• 920 __ |a 222030 |z 1

• 920 __ |a 233020 |z 1

• 920 __ |a 243325 |z 1

• 998 __ |a BUPT

• 999 __ |M wp |m 20050331 10:33:59 |G gly |g 20050404 10:28:47

• 000 0000224651

• 991 __ |a 012005005832

• 907 __ |a SCNU |f TP312/1090/ 1