机读格式显示(MARC)

• 000 02180nam 2200829 450

• 001 0000212430

• 005 20060825131743.0

• 010 __ |a 7-111-17391-0 |d CNY34.00

• 099 __ |a CAL 012005132707

• 100 __ |a 20051118d2006 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL与数字电路设计 |A Verilog HDL yu shu zi dian lu she ji |f 王冠, 黄熙, 王鹰编著

• 210 __ |a 北京 |c 机械工业出版社 |d 2006

• 215 __ |a 329页 |c 图 |d 26cm

• 225 2_ |a 硬件电路工程师从入门到提高丛书 |A ying jian dian lu gong cheng shi cong ru men dao ti gao cong shu |f 主编姜雪松

• 320 __ |a 有书目

• 410 _0 |1 2001 |a 硬件电路工程师从入门到提高丛书

• 606 0_ |a 数字电路 |A shu zi dian lu |x 电路设计

• 606 0_ |a VHDL语言 |A vhdl yu yan |x 程序设计

• 690 __ |a TN79 |v 4

• 690 __ |a TP312VH |v 4

• 701 _0 |a 王冠 |A wang guan |4 编著

• 701 _0 |a 黄熙 |A huang xi |4 编著

• 701 _0 |a 王鹰 |A wang ying |4 编著

• 801 _0 |a CN |b BUPT |c 20051118

• 801 _2 |a CN |b BUPT |c 20051123

• 801 _2 |a CN |b SCNU |c 20060825

• 905 __ |a SCNU |f TN79/1037

• 920 __ |a 211130 |z 1

• 920 __ |a 211050 |z 1

• 920 __ |a 211090 |z 1

• 920 __ |a 242170 |z 1

• 920 __ |a 212010 |z 1

• 920 __ |a 241020 |z 1

• 920 __ |a 211070 |z 1

• 920 __ |a 235010 |z 1

• 920 __ |a 242010 |z 1

• 920 __ |a 211030 |z 1

• 920 __ |a 221120 |z 1

• 920 __ |a 215010 |z 1

• 920 __ |a 231400 |z 1

• 920 __ |a 242020 |z 1

• 920 __ |a 234030 |z 1

• 920 __ |a 211010 |z 1

• 920 __ |a 236010 |z 1

• 920 __ |a 232020 |z 1

• 920 __ |a 222010 |z 1

• 920 __ |a 223140 |z 1

• 920 __ |a 235030 |z 1

• 920 __ |a 233020 |z 1

• 920 __ |a 231220 |z 1

• 920 __ |a 231010 |z 1

• 920 __ |a 245010 |z 1

• 920 __ |a 221060 |z 1

• 920 __ |a 244020 |z 1

• 920 __ |a 212020 |z 1

• 920 __ |a 261030 |z 1

• 920 __ |a 231030 |z 1

• 920 __ |a 232010 |z 1

• 920 __ |a 244050 |z 1

• 920 __ |a 243325 |z 1

• 920 __ |a 237020 |z 1

• 920 __ |a F44010 |z 1

• 920 __ |a 223020 |z 1

• 998 __ |a BUPT

• 999 __ |M lm |m 20060825 13:17:43 |G lm |g 20060825 14:44:18

• 000 0000261186

• 991 __ |a 012006024378

• 907 __ |a SCNU |f TN79/1037