机读格式显示(MARC)

• 000 01139nam0 2200289 450

• 001 0000766677

• 005 20230317090600.0

• 010 __ |a 978-7-113-28503-6 |d CNY58.00

• 099 __ |a CAL 012022053000

• 100 __ |a 20220613d2021 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a a 000yy

• 106 __ |a r

• 200 1_ |a 基于Verilog HDL的数字系统设计简明教程 |A ji yu verilog hdl de shu zi xi tong she ji jian ming jiao cheng |e 全部案例基于远程云端平台实现 |f 主编赵科

• 210 __ |a 北京 |c 中国铁道出版社有限公司 |d 2021

• 215 __ |a 287页 |c 图 |d 26cm

• 300 __ |a 智能硬件应用开发1+X职业技能FPGA配套教材

• 320 __ |a 有书目

• 330 __ |a 本书共分8章，分别是：EDA技术概述，Verilog HDL语言基础，组合逻辑电路设计，时序逻辑电路设计，时序状态机设计，存储器设计，常用接口电路设计，复杂数字电路系统设计，附录为远程云端实验平台简介。

• 517 1_ |a 全部案例基于远程云端平台实现 |A quan bu an li ji yu yuan cheng yun duan ping tai shi xian

• 606 0_ |a VHDL语言 |A vhdl yu yan |x 程序设计

• 690 __ |a TP312 |v 5

• 701 _0 |a 赵科 |A zhao ke |4 主编

• 801 _0 |a CN |b TJU |c 20220613

• 905 __ |a SCNU |f TP312/4424/ 7

• 920 __ |a 242430 |z 1