机读格式显示(MARC)
- 000 01799nam0 2200649 450
- 010 __ |a 7-5606-1626-7 |d CNY35.00
- 099 __ |a CAL 012006045072
- 100 __ |a 20060425d2006 em y0chiy50 ea
- 200 1_ |a 基于Verilog的FPGA设计基础 |A ji yu verilog de fpga she ji ji chu |f 杜慧敏, 李宥谋, 赵全良编著
- 210 __ |a 西安 |c 西安电子科技大学出版社 |d 2006
- 215 __ |a 380页 |c 图 |d 26cm
- 510 1_ |a FPGA design based on Verilog |z eng
- 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计
- 606 0_ |a Verilog语言 |A verilog yu yan
- 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian |x 系统设计
- 701 _0 |a 杜慧敏 |A du hui min |4 编著
- 701 _0 |a 李宥谋 |A li you mou |4 编著
- 701 _0 |a 赵全良 |A zhao quan liang |4 编著
- 801 _0 |a CN |b SJT |c 20060426
- 801 _2 |a CN |b SCNU |c 20060828
- 905 __ |a SCNU |f TP312/4458#1
- 999 __ |M lm |m 20060828 16:59:28 |G lm |g 20060828 17:21:02
- 907 __ |a SCNU |f TP312/4458