机读格式显示(MARC)

• 000 01326nam0 2200265 450

• 001 0000522787

• 005 20141226162000.0

• 010 __ |a 978-7-121-23835-2 |d CNY49.80

• 099 __ |a CAL 012014129871

• 100 __ |a 20141028d2014 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a Xilinx FPGA应用进阶 |A Xilinx FPGA ying yong jin jie |e 通用IP核详解和设计开发 |f 黄万伟 ... [等] 编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2014

• 215 __ |a X, 274页 |c 图 |d 26cm

• 330 __ |a 本书系统讲解通信网络领域Xilinx FPGA内部的IP硬核。以流行的Xilinx Virtex-6型号芯片举例，涵盖Xilinx FPGA在通信领域主流的IP核，阐述Xilinx FPGA时钟资源和DCM、PLL和MMCM时钟管理器的特性和使用方法；介绍基于Block RAM资源生成ROM、RAM、FIFO和CAM核的使用过程。阐述TEMAC核背景知识、内部结构、接口时序和配置参数，给出生成实例；介绍LVDS技术规范、源同步实现方案和去偏移技术，讲解Xilinx FPGA中IODELAYE1、ISERDES1和OSERDES核使用方法；阐述Xilinx FPGA DDR3控制器IP核的结构组成、模块划分、接口信号和物理约束等。

• 517 1_ |a 通用IP核详解和设计开发 |A tong yong IP he xiang jie he she ji kai fa

• 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian |x 系统设计

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 黄万伟 |A huang wan wei |4 编著

• 801 _0 |a CN |b NMU |c 20141028

• 905 __ |a SCNU |f TP332.1/4412

• 920 __ |a 242430 |z 1