机读格式显示(MARC)

• 000 01582nam 2200529 450

• 001 0000264726

• 005 20071113144832.0

• 010 __ |a 978-7-111-21057-3 |d CNY40.00

• 099 __ |a CAL 012007052757

• 100 __ |a 20070510d2007 ekmy0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 面向CPLD/FPGA的Verilog设计 |A mian xiang CPLD/FPGA de Verilog she ji |f 王冠, 俞一鸣等编著

• 210 __ |a 北京 |c 机械工业出版社 |d 2007

• 215 __ |a 372页 |c 图 |d 26cm

• 225 2_ |a 可编程逻辑器件实用开发技术丛书 |A ke bian cheng luo ji qi jian shi yong kai fa ji shu cong shu

• 320 __ |a 有书目

• 410 _0 |1 2001 |a 可编程逻辑器件实用开发技术丛书

• 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian |x 程序设计

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计

• 690 __ |a TP332.1 |v 4

• 690 __ |a TP312 |v 4

• 692 __ |a 73.952 |v 3

• 692 __ |a 73.9621 |v 3

• 701 _0 |a 王冠 |A wang guan |4 编著

• 701 _0 |a 俞一鸣 |A yu yi ming |4 编著

• 801 _0 |a CN |b DUTL |c 20070510

• 801 _2 |a CN |b SCNU |c 20071113

• 905 __ |a SCNU |f TP332.1/1037

• 920 __ |a 221020 |z 1

• 920 __ |a 211130 |z 1

• 920 __ |a 211030 |z 1

• 920 __ |a 245010 |z 1

• 920 __ |a 235010 |z 1

• 920 __ |a 231030 |z 1

• 920 __ |a 231010 |z 1

• 920 __ |a 232010 |z 1

• 920 __ |a 261020 |z 1

• 920 __ |a 212020 |z 1

• 920 __ |a 211070 |z 1

• 998 __ |a DUTL

• 999 __ |t E |A gwn |a 20071113 14:48:22 |G gwn |g 20071113 10:04:30 |M gwn |m 20071113 14:48:50

• 000 0000327863

• 991 __ |a 012007017649

• 907 __ |a SCNU |f TP332.1/1037