机读格式显示(MARC)
- 010 __ |a 978-7-03-021490-4 |d CNY62.00
- 099 __ |a CAL 012008088853
- 100 __ |a 20080617d2008 ekmy0chiy50 ea
- 200 1_ |a 集成电路系统设计、验证与测试 |A ji cheng dian lu xi tong she ji、 yan zheng yu ce shi |f (美) Louis Scheffer, Luciano Lavagno, Grant Martin著 |g 陈力颖, 王猛译
- 210 __ |a 北京 |c 科学出版社 |d 2008
- 215 __ |a xiv, 475页 |c 图 |d 26cm
- 225 2_ |a 集成电路EDA技术 |A ji cheng dian luE DA ji shu
- 314 __ |a 责任者 (Scheffer) 规范汉译姓: 谢弗; 责任者 (Lavagno) 规范汉译姓: 拉瓦尼奥; 责任者 (Martin) 规范汉译姓: 马丁.
- 410 _0 |1 2001 |a 集成电路EDA技术
- 500 10 |a EDA Fro IC system design, verification and testing |m Chinese
- 517 1_ |a 集成电路系统设计验证与测试 |A ji cheng dian lu xi tong she ji yan zheng yu ce shi
- 606 0_ |a 集成电路 |A ji cheng dian lu |x 电路设计
- 701 _1 |a 谢弗 |A xie fu |g (Scheffer, Louis) |4 著
- 701 _1 |a 拉瓦尼奥 |A la wa ni ao |g (Lavagno, Luciano) |4 著
- 701 _1 |a 马丁 |A ma ding |g (Martin, Grant) |4 著
- 702 _0 |a 陈力颖 |A chen li ying |4 译
- 702 _0 |a 王猛 |A wang meng |4 译
- 801 _0 |a CN |b NMU |c 20080617
- 801 _2 |a CN |b BUPT |c 20080620
- 801 _2 |a CN |b SCNU |c 20090112
- 905 __ |a SCNU |f TN402/9270/ 1
- 999 __ |M xfm |m 20090112 11:12:38 |G xfm |g 20090112 11:12:39
- 907 __ |a SCNU |f TN402/9270/ 1