机读格式显示(MARC)
- 010 __ |a 7-121-01743-1 |d CNY29.00
- 099 __ |a CAL 012005115144
- 100 __ |a 20051017d2005 em y0chiy50 ea
- 200 1_ |a VHDL数字电路设计教程 |A vhdl shu zi dian lu she ji jiao cheng |d = Circuit design with VHDL |f (巴西) Volnei A. Pedroni著 |g 乔庐峰, 王志功等译 |z eng
- 210 __ |a 北京 |c 电子工业出版社 |d 2005
- 215 __ |a 284页 |c 图 |d 24cm
- 225 2_ |a 国外电子与通信教材系列 |A guo wai dian zi yu tong xin jiao cai xi lie
- 305 __ |a 据Massachusetts Institute of Technology 2004年英文版译出
- 306 __ |a 由MIT Press授权电子工业出版社出版
- 314 __ |a 责任者 (Pedroni) 规范汉译姓: 佩德罗尼.
- 410 _0 |1 2001 |a 国外电子与通信教材系列
- 500 10 |a Circuit design with VHDL |m Chinese
- 606 0_ |a 数字电路 |A shu zi dian lu |x 电路设计 |x 计算机辅助设计 |j 教材
- 606 0_ |a VHDL语言 |A vhdl yu yan |x 程序设计 |j 教材
- 701 _1 |a 佩德罗尼 |A pei de luo ni |g (Pedroni, Volnei A.) |4 著
- 702 _0 |a 乔庐峰 |A qiao lu feng |4 译
- 702 _0 |a 王志功 |A wang zhi gong |4 译
- 801 _0 |a CN |b BUPT |c 20051017
- 801 _2 |a CN |b SCNU |c 20060922
- 905 __ |a SCNU |f TN790.2/1450
- 999 __ |M wp |m 20060922 09:43:39 |G zhx |g 20060926 15:50:21
- 907 __ |a SCNU |f TN790.2/1450