机读格式显示(MARC)

• 000 02123cam 2200589 450

• 001 0000292322

• 005 20081121144823.0

• 010 __ |a 978-7-115-17632-5 |d CNY48.00 (含光盘)

• 010 __ |a 978-7-89479-007-1 |b 光盘

• 099 __ |a CAL 012008039508

• 100 __ |a 20080423d2008 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL程序设计实例详解 |A Verilog HDL cheng xu she ji shi li xiang jie |f 张延伟, 杨金岩, 葛爱学等编著

• 210 __ |a 北京 |c 人民邮电出版社 |d 2008

• 215 __ |a 369页 |c 图 |d 26cm |e 光盘1片

• 225 2_ |a EDA技术实用丛书 |A EDA ji shu shi yong cong shu

• 320 __ |a 有书目 (第368-369页)

• 330 __ |a 本书通过100多个模块实例，详细地讲解了Verilog HDL程序设计语言，全书共分13章，内容涉及Verilog HDL语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPI Master Controller、I2C Master controller、CAN Protocol Controller、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个实例模块相应的Testbench，所举实例具有很强的实用性和代表性，每个实例均给出了介绍、功能分析、程序代码和结果演示。本丛书包括3本。

• 410 _0 |1 2001 |a EDA技术实用丛书

• 606 0_ |a VHDL语言 |A vhdl yu yan |x 程序设计

• 690 __ |a TP312 |v 4

• 701 _0 |a 张延伟 |A zhang yan wei |4 编著

• 701 _0 |a 杨金岩 |A yang jin yan |4 编著

• 701 _0 |a 葛爱学 |A ge ai xue |4 编著

• 801 _0 |a CN |b BUPT |c 20080327

• 801 _2 |a CN |b SCU |c 20080701

• 801 _2 |a CN |b SCNU |c 20081121

• 905 __ |a SCNU |f TP312/1212/ 3

• 920 __ |a 211130 |z 1

• 920 __ |a 242170 |z 1

• 920 __ |a 211090 |z 1

• 920 __ |a 211030 |z 1

• 920 __ |a 222010 |z 1

• 920 __ |a 232010 |z 1

• 920 __ |a 211060 |z 1

• 920 __ |a 242020 |z 1

• 920 __ |a 261020 |z 1

• 920 __ |a 235010 |z 1

• 920 __ |a 212010 |z 1

• 920 __ |a 234030 |z 1

• 920 __ |a 232020 |z 1

• 920 __ |a 221410 |z 1

• 920 __ |a 251010 |z 1

• 920 __ |a 223020 |z 1

• 998 __ |a BUPT

• 999 __ |M luol |m 20081121 14:48:23 |G zhx |g 20081125 08:27:24

• 000 0000361591

• 991 __ |a 012008017008

• 907 __ |a SCNU |f TP312/1212/ 3